

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-251843

(43)公開日 平成11年(1999)9月17日

(51)Int.Cl.<sup>6</sup>

H 03 D 7/12  
7/00

識別記号

F I

H 03 D 7/12  
7/00

C  
E

審査請求 未請求 請求項の数 7 O.L. (全 11 頁)

(21)出願番号 特願平10-53586

(22)出願日 平成10年(1998)3月5日

(71)出願人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72)発明者 川島 宗也

東京都新宿区西新宿三丁目19番2号 日本  
電信電話株式会社内

(72)発明者 林 等

東京都新宿区西新宿三丁目19番2号 日本  
電信電話株式会社内

(72)発明者 岡崎 浩司

東京都新宿区西新宿三丁目19番2号 日本  
電信電話株式会社内

(74)代理人 弁理士 中村 純之助 (外2名)

最終頁に続く


(54)【発明の名称】 高周波ミキサ

(57)【要約】

【課題】局部発振波が低い入力レベルの場合でも高い変換利得を得ることができる高周波ミキサを提供する。

【解決手段】一端を接地した負性抵抗素子(1)と、ゲートを局部発振波の入力端子(8)とし、ソースに前記負性抵抗素子の他端を接続した第1のトランジスタ(6)と、ゲートを信号波の入力端子(9)とし、ドレインを混合波の出力端子(10)とし、ソースを第1のトランジスタのドレインに接続した第2のトランジスタ(7)と、から構成され、局部発振波と信号波との混合波、または局部発振波の高調波と信号波との混合波を出力する高周波ミキサ。負性抵抗素子による双安定領域を利用することにより、局部発振波の入力レベルが-11 dBm程度の低い値でも高い変換利得を得ることができる。

(図2)



1 … 負性抵抗素子

6 … 第1のトランジスタ (FET)

7 … 第2のトランジスタ (FET)

8 … 局部発振波入力端子

9 … 信号波入力端子

10 … 混合波出力端子

## 【特許請求の範囲】

【請求項1】負性抵抗素子と、第1のトランジスタと、第2のトランジスタと、から構成され、前記負性抵抗素子の一端が前記第1のトランジスタの一方の電源端子に接続され、前記第1のトランジスタと前記第2のトランジスタとがカスコード接続されたことを特徴とする高周波ミキサ。

【請求項2】一端を接地した負性抵抗素子と、制御端子を局部発振波の入力端子とし、第1の電源端子に前記負性抵抗素子の他端を接続した第1のトランジスタと、

制御端子を信号波の入力端子とし、第1の電源端子を前記第1のトランジスタの第2の電源端子に接続した第2のトランジスタと、から構成され、

前記第1のトランジスタの第1の電源端子、前記第1のトランジスタの第2の電源端子または前記第2のトランジスタの第2の電源端子の少なくとも一つを混合波の出力端子として、前記局部発振波と前記信号波との混合波、または前記局部発振波の高調波と前記信号波との混合波を出力することを特徴とする請求項1に記載の高周波ミキサ。

【請求項3】一端を接地した負性抵抗素子と、制御端子を信号波の入力端子とし、第1の電源端子に前記負性抵抗素子の他端を接続した第1のトランジスタと、

制御端子を局部発振波の入力端子とし、第1の電源端子を前記第1のトランジスタの第2の電源端子に接続した第2のトランジスタと、から構成され、

前記第1のトランジスタの第1の電源端子、前記第1のトランジスタの第2の電源端子または前記第2のトランジスタの第2の電源端子の少なくとも一つを混合波の出力端子として、前記局部発振波と前記信号波との混合波、または前記局部発振波の高調波と前記信号波との混合波を出力することを特徴とする請求項1に記載の高周波ミキサ。

【請求項4】負性抵抗素子と、第1と第2の二つのゲートを有するデュアルゲート・トランジスタと、から構成され、前記負性抵抗素子が前記デュアルゲート・トランジスタの一方の電源端子に接続されたことを特徴とする高周波ミキサ。

【請求項5】一端を接地した負性抵抗素子と、第1のゲートを局部発振波の入力端子とし、第2のゲートを信号波の入力端子とし、ソースを前記負性抵抗素子の他端と接続したデュアルゲート・トランジスタと、から構成され、

前記デュアルゲート・トランジスタのドレインまたはソースの少なくとも一つを混合波の出力端子として、前記局部発振波と前記信号波との混合波、または前記局部発振波の高調波と前記信号波との混合波を出力することを特徴とする請求項4に記載の高周波ミキサ。

10

20

30

40

50

## 【請求項6】一端を接地した負性抵抗素子と、

第1のゲートを信号波の入力端子とし、第2のゲートを局部発振波の入力端子とし、ソースを前記負性抵抗素子の他端と接続したデュアルゲート・トランジスタと、から構成され、

前記デュアルゲート・トランジスタのドレインまたはソースの少なくとも一つを混合波の出力端子として、前記局部発振波と前記信号波との混合波、または前記局部発振波の高調波と前記信号波との混合波を出力することを特徴とする請求項4に記載の高周波ミキサ。

【請求項7】前記負性抵抗素子は、トンネル素子、共鳴トンネル素子、ギャンダイオードまたはユニジャンクション・トランジスタの何れかであることを特徴とする請求項1乃至請求項6の何れかに記載の高周波ミキサ。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、無線通信の分野に於ける送受信機ミキサ（混合器）に関するもので、負性抵抗素子を用いた高変換利得特性を持つトランジスタ・ミキサに関する。

## 【0002】

【従来の技術】近年、無線LANや移動体通信の発展に伴い、無線通信端末の小型化、低消費電力化の要求が高まっている。そのなかで、送受信機を構成する回路の一つであるミキサの重要性は高まりつつあるが、従来のミキサでは大幅な低消費電力化を図るのは非常に困難であった。

【0003】従来型のトランジスタを用いたデュアルゲート・ミキサおよびカスコード接続したミキサについて説明する。デュアルゲート・トランジスタを用いたデュアルゲート・ミキサはカスコード接続したミキサと等価であるので、ここではカスコード接続したミキサの構成例を挙げて説明する。図17にトランジスタの一種であるFET（電解効果トランジスタ）をカスコード接続したミキサの回路図を示す。この回路は、ゲート（G1）を局部発振波の入力端子（11）とし、ソース（S1）を接地した第1のFET（14）と、ゲート（G2）を信号波の入力端子（12）とし、ドレイン（D2）を混合波の出力端子（13）とし、ソース（S2）を前記第1のFETのドレイン（D1）と接続した第2のFET（15）とから構成されている。

【0004】上記のカスコード接続したFETを用いたミキサの動作を図18を用いて説明する。第1のFET（14）を流れるドレイン電流 $I_{d1}$ は、そのゲート・ソース電圧 $V_{gs1}$ によって調整される。同様に第2のFET（15）を流れるドレイン電流 $I_{d2}$ は、そのゲート・ソース電圧 $V_{gs2}$ によって調整される。第1のFET（14）のゲート・ソース電圧 $V_{gs1}$ は、実際にゲートに印加される電圧 $V_{gs1}$ と同じであるが、第2のFET（15）のゲート・ソース電圧 $V_{gs2}$ は、実際にゲート

に印加される電圧  $V_{gs2}'$  と同じではなく、二つの FET 間の電圧  $V_{ds1}$  に依存する ( $V_{gs2} = V_{gs2}' - V_{ds1}$ )。一般に、第1のFET (14) は線形領域で、第2のFET (15) は飽和領域で動作させるので、ゲート (G1) を入力端子として用いる場合とゲート (G2) を入力端子として用いる場合とでは、特性が大きく異なってくる。その際、第2のFET (15) のゲートの電圧を変化させることにより、ドレン電流を変化させることができ、その結果、信号波の利得を調節することができる。

【0005】また、局部発振波の入力端と信号波の入力端とに接続する端子が異なるため、局部発振波と信号波のアイソレーションをとることが可能である。従って、フィルタ回路を省略でき、ミキサを小型化することができる。図19は、FETを用いてカスコード接続したミキサにおいて、局部発振波の入力レベルを変化させた場合の変換利得の変化についてシミュレーションを行った結果を示す図である。なお、FETのパラメータとしてはFETの一種であるHEMT (High Electron Mobility Transistor) のパラメータを用いた。すなわち、第1のHEMTのゲート電圧  $V_{g1}$  は0V、第2のHEMTのゲート電圧  $V_{g2}$  は1V、ドレン電圧  $V_d$  は3Vとし、信号波の入力レベルは-10dBmに設定した。図19において、縦軸は変換利得、横軸は局部発振波の入力レベルを示す。

【0006】図19に示すように、カスコード接続したミキサの変換利得は、局部発振波の入力レベルが10dBm以上では飽和し、一定値になる。従来の動作においてはこの飽和領域を用いている。図19の特性から判るように、従来のミキサにおいては、局部発振波の入力レベルが0dBm以下の範囲では、変換利得が低くなり、例えば局部発振波の入力レベルが-10dBmにおける変換利得は-30dBと非常に低い値になる。

【0007】以上、従来装置の一例について説明したように、FETを用いてカスコード接続したミキサは、小型化を図ることができるという利点がある一方、局部発振波を低い入力レベルで使用した場合には、高い変換利得が得られないという欠点がある。

#### 【0008】

【発明が解決しようとする課題】ミキサを受信機で使用する場合、低消費電力化を図るためにには局部発振波の入力レベルを低く押さえることが望ましい。しかし、前記のように従来のカスコード接続したミキサは、局部発振波を低い入力レベルで使用した場合に、高い変換利得が得られないという問題があった。

【0009】本発明は、上記のごとき従来技術の問題を解決するためになされたものであり、局部発振波が低い入力レベルの場合でも高い変換利得を得ることができる高周波ミキサを提供することを目的としている。

#### 【0010】

【課題を解決するための手段】上記の目的を達成するため、本発明においては特許請求の範囲に記載するように構成している。すなわち、請求項1に記載の発明においては、負性抵抗素子と、第1のトランジスタと、第2のトランジスタと、から構成され、前記負性抵抗素子の一端が前記第1のトランジスタの一方の電源端子に接続され、前記第1のトランジスタと前記第2のトランジスタとがカスコード接続されるように構成している。この構成は、例えば後記第1の実施の形態に相当する。

【0011】次に、請求項2および請求項3は、請求項1をより具体化した構成を示すものであり、請求項2は、第1のトランジスタ (負性抵抗素子に接続される方) の制御端子を局部発振波の入力端子とし、第2のトランジスタ (出力端子に接続される方) の制御端子を信号波の入力端子としたものである。また、請求項3は第1のトランジスタの制御端子を信号波の入力端子とし、第2のトランジスタの制御端子を局部発振波の入力端子としたものである。なお、制御端子は例えばトランジスタがFETの場合にはゲート、バイポーラの場合にはベースに相当する。同様に、第1の電源端子は例えばソースまたはエミッタに、第2の電源端子は例えばドレンまたはコレクタに、それぞれ相当する。上記請求項2の構成は例えば後記第1の実施の形態に相当し、上記請求項3の構成は例えば後記第2の実施の形態に相当する。

【0012】次に、請求項4は、負性抵抗素子と、第1と第2の二つのゲートを有するデュアルゲート・トランジスタと、から構成された高周波ミキサである。この構成は例えば後記第3の実施の形態に相当する。

【0013】次に、請求項5および請求項6に記載の発明は、請求項4をより具体化した構成を示すものであり、請求項5は、第1のゲート (例えばソース側のゲート) を信号波の入力端子とし、第2のゲート (例えばドレン側のゲート) を信号波の入力端子としたものである。また、請求項6は、第1のゲートを局部発振波の入力端子とし、第2のゲートを局部発振波の入力端子としたものである。

【0014】上記請求項5の構成は例えば後記第3の実施の形態に相当し、上記請求項6の構成は例えば後記第4の実施の形態に相当する。

【0015】次に、請求項7に記載の発明は、請求項1～請求項6の発明において、前記負性抵抗素子として、トンネル素子、共鳴トンネル素子、ガンドライオードまたはユニジャニクション・トランジスタの何れかを用いたものである。

【0016】以下、本発明の作用を説明する。本発明の回路が持つ電流-電圧特性を、例えば請求項2の構成を例として説明する。請求項2の構成をFETに適用すると次のようになる。すなわち、図2に示すように、一端を接地した負性抵抗素子 (1) と、ゲート (G1) を局部発振波の入力端子 (8) とし、ソース (S1) に負性

抵抗素子（1）の他端を接続した第1のトランジスタ（6）と、ゲート（G2）を信号波の入力端子（9）とし、ドレイン（D2）を混合波の出力端子（10）とし、ソース（S2）を第1のトランジスタ（6）のドレイン（D1）に接続した第2のトランジスタ（7）と、から構成された高周波ミキサである。

【0017】本回路における第1のトランジスタ（6）のゲート電圧を $V_{g1}$ 、ドレイン電流を $I_d$ 、ドレイン電圧を $V_d$ とすれば、図3の特性図に示すように、第1のトランジスタのゲート電圧 $V_{g1}$ が $V_1 \sim V_3$ の間で、ヒステリシスを生じる双安定領域が存在する。

【0018】双安定領域では、負性抵抗素子の負性抵抗が、トランジスタのドレイン・コンダクタンスと相互コンダクタンスより大きいためにヒステリシスを生じる。

【0019】図4は前記の双安定領域の中心である $V_2$ にバイアス点を設定した場合の局部発振波の入力レベルに対する変換利得の実験結果を示す特性図である。なお、トランジスタとしてはHEMTを用いた。第1のHEMTのゲート電圧 $V_{g1}$ は0V、第2のHEMTのゲート電圧 $V_{g2}$ は2V、ドレイン電圧 $V_d$ は3Vに設定し、かつ信号波の入力レベルは-10dBmに設定した。

【0020】図4に示すように、局部発振波の入力レベルを低い値から次第に高くしていくと、変換利得は-1.5dBmで極大となる。さらに入力レベルを高くしていくと変換利得は減少し、局部発振波の入力レベルが約-1dBm付近で変換利得は極小となる。さらに局部発振波の入力レベルを高くすると変換利得は再び増加していく。前記従来例のカスコード接続したミキサにおける変換利得のシミュレーション結果（図19）と比較すると、従来例においては局部発振波の入力レベルの増加に応じて変換利得は増加し、局部発振波が10dBm以上で変換利得-10dB程度の値に飽和していたのに対し、負性抵抗素子を用いたミキサでは局部発振波の入力レベル-1.5dBmにピークを持つ。したがって局部発振波の入力レベルを変換利得が最大となる-11.5dBmに設定すると、図5に示すように、信号波入力レベルがほぼ-30dBm以下の範囲で、約4dB程度の高い変換利得と線形性が得られる。このように変換利得が最大となる局部発振波の入力レベルを用いれば、局部発振波の入力レベルが低い範囲で従来のカスコード接続したミキサよりも高い変換利得を得ることができる。例えば前記図19に示した従来例の特性では、局部発振波の入力レベルが-10dBmのときには変換利得は-30dB程度であり、図5に示した本発明の変換利得に比較して大幅に低い値になっている。

【0021】また、トランジスタのソースに負性抵抗素子を直列に接続した場合には、発明の実施の形態の欄で詳細を後述するように、低い入力レベルで出力スペクトルに多数の高調波が明瞭に現れることが確認されている。したがって出力信号には、局部発振波と信号波との

混合波と、局部発振波の高調波と信号波との混合波との両方が含まれることになるので、それらのどちらでも出力信号として用いることが出来る。

#### 【0022】

【発明の実施の形態】まず、本発明に用いる負性抵抗素子の特性について説明する。図13は、負性抵抗素子の一つである共鳴トンネルダイオードの電流-電圧特性（実線）を示す特性図であり、比較のため、ダイオードの電流-電圧特性（破線）も示している。図13に示すように、通常のダイオードは順方向に印加する電圧を大きくしていくと流れる電流は単調に増加していく。それに対し、共鳴トンネルダイオードは印加する電圧を大きくしていくと、量子準位のエネルギーがエミッタ側の伝導帯の内部に相当するとき、電子は障壁をトンネルするため電流が流れ出し、A点まで増加する。しかし、A点になると量子準位がエミッタ側の伝導帯より低いエネルギーとなるため、トンネル効果は抑えられ、共鳴トンネルダイオードに流れる電流は減少し、 $(dI/dV) < 0$ となる負性抵抗を示す。さらに電圧を上げていくとエミッタ側の伝導体は障壁より高いエネルギーを持ち、電子は障壁を越え、電流が流れ出す。

【0023】上記のような特性を有する負性抵抗素子（1）をトランジスタ（16）のソース（S）に直列に接続した場合（図14に示す回路）について説明する。図15は負性抵抗素子とトランジスタの電流-電圧特性および回路全体の電流-電圧特性を示した特性図である。ここではドレイン電圧 $V_d$ を一定とし、ゲート電圧 $V_{gs}$ を変化させた場合について示している。太実線は負性抵抗素子の電流-電圧特性で、実線はトランジスタの電流-電圧特性を示している。ただし、トランジスタの電流-電圧特性は簡略化して直線（ $V_{gs} = V_C$ 、 $V_{gs} = V_B$ 、 $V_{gs} = V_A$ の3本）で示してある。 $V_{gs} = V_B$ のとき、負性抵抗素子の電流 $I_{NR}$ とトランジスタの電流 $I_{TR}$ の交点 $B_1$ 、 $B_2$ 、 $B_3$ が得られる。このうち、負性抵抗領域内の交点 $B_2$ は不安定点のため、この状態にはとどまらない。そこで、この回路の動作状態は $B_1$ または $B_3$ のいずれかになる。電圧が $V_B$ ではなくて $V_A$ あるいは $V_C$ の場合は安定点はそれぞれ $A_1$ 、 $C_2$ の一意に決まる。電圧を $V < V_A$ から増加させれば、安定点は $A_1$ 、 $B_1$ を経由し、 $V = V_C$ のとき $C_1$ から $C_2$ にジャンプする。逆に電圧を $V > V_C$ から減少させれば、安定点は $C_2$ 、 $B_3$ を経由し、 $V = V_A$ のとき $A_2$ から $A_1$ にジャンプする。従って、この回路の静特性はヒステリシスを生じることになる。

【0024】また、図14に示した回路のように、トランジスタ（16）のソース（S）に負性抵抗素子（1）を直列に接続した場合は、低い入力レベルにおいて出力スペクトルに多数の高調波が明瞭に現れることが確認されている（文献「H. Fukuyama et al, Ext. Abstract. 1997

d Materials, p410, 1997”」参照）。こうした高次の高調波は、電流-電圧特性の不連続的な変化に起因して生じるものである。図16はこのときの電圧-電流特性を簡略に示した特性図である。図16に示すように、双安定領域を完全に覆う入力レベルを与えた場合、ドレイン電流  $I_d$  はゲート電圧  $V_{g1}$  が増加する過程（図中の太破線矢印）では、3から3'へ不連続的に減少し、 $V_{g1}$  が減少する過程（図中の太実線矢印）では、1'から1へ不連続的に増加する。このように不連続的な変化をした場合に、高次の高調波が発生する。本発明は、上記のごときヒステリシスや高調波を発生する特性を利用したものである。

【0025】（第1の実施の形態）図1および図2は、本発明の第1の実施の形態を示す回路図であり、図1は本発明の基本回路であって、請求項1に相当する構成を示す。また、図2は請求項2に記載の構成に相当する。図1に示す回路図は、負性抵抗素子（1）と第1のトランジスタ（6）と第2のトランジスタ（7）とから構成され、負性抵抗素子（1）の一端がトランジスタ（6）のソースに接続され、トランジスタ（6）とトランジスタ（7）がカスコード接続されている。

【0026】また、図2に示す回路図は、負性抵抗素子（1）の一端が接地され、他端がトランジスタ（6）のソース（S1）に接続され、トランジスタ（6）のドレイン（D1）がトランジスタ（7）のソース（S2）に接続され、トランジスタ（7）のドレイン（D2）が混合波出力端子（10）となっている。そしてトランジスタ（6）のゲート（G1）を局部発振波入力端子（8）とし、トランジスタ（7）のゲート（G2）を信号波入力端子（9）としている。なお、図2においては、トランジスタ（6）、（7）に印加する直流のバイアス電圧は記載を省略しているが、後記の実測条件に示すようにバイアス電圧は当然印加して用いる。他の実施の形態においても同様である。

【0027】また、負性抵抗素子（1）としては、例えばトンネル素子、共鳴トンネル素子、ガンダイオードまたはユニジャニクション・トランジスタなどを用いることが出来る。負性抵抗素子（1）の接続方向は、順方向、逆方向の別のある素子、例えばトンネルダイオードでは通常の順方向（アノードを高電位側）に接続する。ユニジャニクション・トランジスタの場合には第2ベースに一定電圧を印加し、エミッタを第1のトランジスタ（6）のソースに接続し、第1ベースを接地して用いる。また、共鳴トンネル素子やガンダイオードのように順方向、逆方向の別のない素子では、どちらの端子を接続してもよい。

【0028】また、図1、図2においては、トランジスタ（6）、（7）としてFETを用いた場合を例示したが、バイポーラトランジスタを用いてもよい。その場合には、ゲートをベース、ソースをエミッタ、ドレインを

コレクタに代えて接続すればよい。

【0029】図3は、本回路の静特性の概略を示す特性図である。図3の特性は、トランジスタ（7）のゲート電圧およびドレイン電圧を一定として、トランジスタ（6）のゲート電圧  $V_{g1}$  を変化させた場合におけるドレイン電流  $I_d$  の変化を示すものである。図3に示すように、図1、図2の回路のように負性抵抗素子を用いたミキサの静特性には、ヒステリシスを生じる双安定領域が存在する。

【0030】図4は、局部発振波の入力レベルと変換利得との関係を示す特性図であり、図2に示す回路において、信号波入力端子（9）に周波数5.14GHzのRF信号を入力し、局部発振波入力端子（8）に周波数5.00GHzの局部発振波信号を入力した場合において、混合波出力端子（10）における周波数140MHzの混合波の出力レベルを測定した結果を示す。

【0031】図4の特性は、トランジスタ（6）のゲート電圧  $V_{g1}$  を双安定領域の中心の0Vに、トランジスタ（7）のゲート電圧  $V_{g2}$  を2Vに、ドレイン電圧  $V_d$  を3Vに設定し、RF信号波の入力レベルを-10dBmに設定した場合の結果である。図4に示すように、局部発振波の入力レベルが-11.5dBmのとき変換利得は極大となり、そのときの変換利得は約0dBとなつた。その点から局部発振波の入力レベルを高くしてゆくと変換利得は低下し、入力レベルが-1dBm付近で極小となつた。さらに入力レベルを増加させてゆくと変換利得は再び増加する。

【0032】上記のように、局部発振波の入力レベルが-11.5dBmのとき変換利得は最大となるので、局部発振波信号の入力レベルを-11.5dBmに設定し、信号波の入力レベルを変化させた場合における混合波の出力レベルの測定を行なうと図5のようになる。図5に示したように、局部発振波信号の入力レベルが-11.5dBmと低い値であっても、信号波（RF信号）の入力レベルが約-30dBm以下において、変換利得は約4dB程度の高い値を得ることができ、かつ良好な線形性が得られた。

【0033】また、前記のように、負性抵抗素子を用いたミキサにおいては、局部発振波の高調波が発生するので、これを利用することも出来る。その一例として、局部発振波の2倍波を利用した例を示す。回路構成は前記図2と同じである。

【0034】図6は、局部発振波の入力レベルと変換利得との関係を示す特性図であり、トランジスタ（6）のゲート電圧  $V_{g1}$  を双安定領域の中心である0Vに、トランジスタ（7）のゲート電圧  $V_{g2}$  を1.5Vに、ソース電圧  $V_s$  を3Vに設定し、信号波入力端子（9）に周波数5.14GHzのRF信号を入力し、局部発振波入力端子（8）に周波数2.50GHzの局部発振波信号を入力した場合において、混合波出力端子（10）における

る周波数140MHzの混合波の出力レベルを測定した結果を示す。

【0035】図6から判るように、局部発振波信号の周波数を2.50GHzとした場合でも、前記5.00GHzを用いた場合とほぼ同様に、局部発振波の入力レベルが-10dBmのとき変換利得が極大となるピークが得られる。この変換利得が極大となる入力レベルを用いれば、局部発振波の入力レベルが低い場合でも高い変換利得を得ることができる。このように、負性抵抗素子を用いたことによって発生する局部発振波の高調波を利用することができる。

【0036】上記のように、第1の実施の形態においては、局部発振波と信号波との混合波、または局部発振波の高調波と信号波との混合波を出力し、かつ局部発振波の入力レベルが低い場合でも高い変換利得を得ることが出来る高周波ミキサを実現することが出来る。

【0037】(第2の実施の形態)図7は、本発明の第2の実施の形態を示す回路図である。この構成は請求項3に記載した構成に相当する。前記図2と異なる点は、局部発振波と信号波の入力端子が逆になっていることである。すなわち、この実施の形態においては、トランジスタ(6)のゲート(G1)を信号波の入力端子(9)とし、トランジスタ(7)のゲート(G2)を局部発振波の入力端子(8)としている。その他の部分は図2と同じである。

【0038】この実施の形態においても、前記第1の実施の形態で説明したのと同様に、局部発振波信号の入力レベルが低い値であっても、高い変換利得を得ることが出来る。また、第1の実施の形態と同様に、局部発振波の高調波を利用することも出来る。また、この実施の形態においても、トランジスタ(6)、(7)としてFETを用いた場合を例示したが、前記と同様にバイポーラトランジスタを用いてもよい。

【0039】なお、第1の実施の形態および第2の実施の形態においては、混合波の出力端子10として、第2のトランジスタ(7)のドレイン(D2)を用いた場合を例示したが、図11に示すように、第1のトランジスタ(6)のドレイン(D1)と第2のトランジスタ(7)のソース(S2)との接続点を混合波の出力端子10としてもミキサとして動作する。なお、図11(a)は図2の構成に相当し、図11(b)は図7の構成に相当する。

【0040】さらに、図12に示すように、第1のトランジスタ(6)のソース(S1)を混合波の出力端子10としてもミキサとして動作する。なお、図12(a)は図2の構成に相当し、図12(b)は図7の構成に相当する。

【0041】(第3の実施の形態)図8および図9は、本発明の第3の実施の形態を示す回路図であり、図8はデュアルゲート・トランジスタを用いた基本回路であつ

て、請求項4に相当する構成を示す。また、図9は請求項5に記載の構成に相当する。図8に示す回路は、第1のゲート(GG1)と第2のゲート(GG2)との二つのゲートを有するデュアルゲート・トランジスタ(2)の一方の電源端子に負性抵抗素子(1)が接続された構成を有する。なお、第1のゲート(GG1)はソース側、第2のゲート(GG2)はドレイン側のゲートを示す。

【0042】また、図9に示す回路は、一端を接地した負性抵抗素子(1)と、第1のゲート(GG1)を局部発振波の入力端子(3)とし、第2のゲート(GG2)を信号波の入力端子(4)とし、ソース(SS)を負性抵抗素子(1)の他端と接続し、ドレイン(DD)を混合波の出力端子(5)としたデュアルゲート・トランジスタ(2)と、から構成される高周波ミキサである。

【0043】デュアルゲート・トランジスタを用いたデュアルゲートミキサは、前記のようにカスコード接続したミキサと等価なので、この実施の形態においても、前記第1、第2の実施の形態で説明したのと同様に、局部発振波信号の入力レベルが低い値であっても、高い変換利得を得ることが出来る。また、第1、第2の実施の形態と同様に、局部発振波の高調波を利用することも出来る。すなわち、局部発振波と信号波との混合波、または局部発振波の高調波と信号波との混合波を出力し、かつ局部発振波の入力レベルが低い場合でも高い変換利得を得ることが出来る高周波ミキサを実現することが出来る。

【0044】(第4の実施の形態)図10は、本発明の第4の実施の形態を示す回路図である。この構成は請求項6に記載した構成に相当する。前記図9と異なる点は、局部発振波と信号波の入力端子が逆になっていることである。すなわち、この実施の形態においては、デュアルゲート・トランジスタ(2)の第1のゲート(GG1)を信号波の入力端子(4)とし、第2のゲート(GG2)を局部発振波の入力端子(3)としたものである。その他の部分は図9と同じである。

【0045】この実施の形態においても、前記第3の実施の形態で説明したのと同様に、局部発振波信号の入力レベルが低い値であっても、高い変換利得を得ることが出来る。また、第3の実施の形態と同様に、局部発振波の高調波を利用することも出来る。

【0046】なお、第3、第4の実施の形態においても、前記二つのFETをカスコード接続したミキサで説明(図11、図12参照)したのと同様に、デュアルゲート・トランジスタ(2)のソース(SS)を混合波の出力端子(5)としてもミキサとして動作する(図示省略)。

【0047】また、これまでに述べた各実施の形態において、負性抵抗素子(1)としては、例えばトンネル素子、共鳴トンネル素子、ガンドライオードまたはユニジャ

ンクション・トランジスタなどを用いることが出来る。  
【0048】また、本発明の回路は、ダウンコンバータのみではなく、アップコンバータとしても使用可能である。その場合には、例えば信号波としてIF信号を用いる方法がある。例えば、前記図2の例で説明すれば、信号波入力端子(9)に周波数140MHzの信号を入力し、局部発振波入力端子(8)に周波数5.00GHzの信号を入力し、混合波出力端子(10)から周波数5.14GHzおよび4.86GHzの混合波を得るものである。

【0049】さらに、これまでの説明では、本発明の回路をミキサとして使用する場合について説明したが、本発明の回路は、倍増器としても使用可能である。その場合には、二つの制御端子(例えば図2のG1とG2、図9のGG1とGG2)の両方に局部発振信号を入力すればよい。

#### 【0050】

【発明の効果】以上述べたように、本発明の負性抵抗素子を用いたミキサによれば、局部発振波の入力レベルが低い場合でも高い変換利得を得ることが出来るので、高変換利得が得られると共に、端末の低消費電力化を図るのに有効である、という効果が得られる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態における基本回路を示す回路図。

【図2】本発明の第1の実施の形態を示す回路図。

【図3】図2の回路における静特性の概略を示す特性図であり、第2のトランジスタのゲート電圧およびドレイン電圧を一定として、第1のトランジスタのゲート電圧を変化させた場合におけるドレイン電流の変化を示す図。

【図4】図2の回路における局部発振波の入力レベルと変換利得との関係を示す特性図。

【図5】局部発振波信号の入力レベルを変換利得最大点(-11.5dBm)に設定した場合における信号波の入力レベルと変換利得との関係を示す特性図。

【図6】局部発振波の高調波を用いた場合における局部発振波の入力レベルと変換利得との関係を示す特性図。

【図7】本発明の第2の実施の形態を示す回路図。

【図8】本発明の第3の実施の形態における基本回路を示す回路図。

【図9】本発明の第3の実施の形態を示す回路図。

【図10】本発明の第4の実施の形態を示す回路図。

【図11】第1、第2の実施の形態における他の接続を示す回路図。

【図12】第1、第2の実施の形態における、さらに他

の接続を示す回路図。

【図13】負性抵抗素子の一つである共鳴トンネルダイオードの電流-電圧特性を示す特性図。

【図14】負性抵抗素子をトランジスタのソースに直列に接続した回路。

【図15】図14の回路における負性抵抗素子とトランジスタの電流-電圧特性および回路全体の電流-電圧特性を示した特性図。

【図16】図14の回路におけるドレイン電流とゲート電圧との関係を示す特性図。

【図17】従来におけるカスコード接続されたトランジスタ・ミキサの一例の回路図。

【図18】図17の回路における各端子の電圧関係を示す図。


【図19】従来のFETを用いてカスコード接続したミキサにおいて、局部発振波の入力レベルを変化させた場合の変換利得の変化についてシミュレーションを行った結果を示す特性図。

#### 【符号の説明】

- 1…負性抵抗素子
- 2…デュアルゲート・トランジスタ
- 3…局部発振波入力端子
- 4…信号波入力端子
- 5…混合波出力端子
- 6…第1のトランジスタ(FET)
- 7…第2のトランジスタ(FET)
- 8…局部発振波入力端子
- 9…信号波入力端子
- 10…混合波出力端子
- 11…局部発振波入力端子
- 12…信号波入力端子
- 13…混合波出力端子
- 14…第1のトランジスタ(FET)
- 15…第2のトランジスタ(FET)
- 16…トランジスタ(FET)
- G1…第1のトランジスタのゲート
- G2…第2のトランジスタのゲート
- D1…第1のトランジスタのドレイン
- D2…第2のトランジスタのドレイン
- S1…第1のトランジスタのソース
- S2…第2のトランジスタのソース
- GG1…デュアルゲート・トランジスタの第1ゲート
- GG2…デュアルゲート・トランジスタの第2ゲート
- DD…デュアルゲート・トランジスタのドレイン
- SS…デュアルゲート・トランジスタのソース

【図1】

(図1)




1…負性抵抗素子  
6…第1のトランジスタ(FET)  
7…第2のトランジスタ(FET)

1…負性抵抗素子  
6…第1のトランジスタ(FET)  
7…第2のトランジスタ(FET)  
8…局部発振波入力端子  
9…信号波入力端子  
10…混合波出力端子


【図2】

(図2)




【図3】

(図3)




【図4】

(図4)




【図5】


(図5)



【図6】




【図7】



1 … 負性抵抗素子  
6 … 第1のトランジスタ  
7 … 第2のトランジスタ  
8 … 局部発振波入力端子  
9 … 信号波入力端子  
10 … 混合波出力端子


1 … 負性抵抗素子  
2 … デュアルゲート・トランジスタ  
3 … 局部発振波入力端子  
4 … 信号波入力端子  
5 … 混合波出力端子

【図9】




1 … 負性抵抗素子  
2 … デュアルゲート・トランジスタ  
3 … 局部発振波入力端子  
4 … 信号波入力端子  
5 … 混合波出力端子

【図8】




1 … 負性抵抗素子  
2 … デュアルゲート・トランジスタ

【図10】





1 … 負性抵抗素子  
2 … デュアルゲート・トランジスタ  
3 … 局部発振波入力端子  
4 … 信号波入力端子  
5 … 混合波出力端子

【図18】





【図11】

(図11)




【図12】

(図12)




【図13】

(図13)




【図14】

(図14)



【図15】


(図15)



電圧 (V)

【図16】


(図16)



ゲート電圧 Vg1 (V)

【図17】


(図17)



1 1 … 局部発振波入力端子  
 1 2 … 信号波入力端子  
 1 3 … 混合波出力端子  
 1 4 … 第1のトランジスタ (FET)  
 1 5 … 第2のトランジスタ (FET)

【図19】

(図19)



フロントページの続き

(72)発明者 福山 裕之

東京都新宿区西新宿三丁目19番2号 日本  
 電信電話株式会社内